量子計算機による最適化計算を用いた Au 原子接合作製実験での実験パラメータ探索と最適化

Optimizing Experimental Parameters in Fabricating Au Atomic Junctions Using Gate-Based Quantum Computers



白樫 淳一 (Jun-ichi SHIRAKASHI, Ph.D.)
東京農工大学大学院
工学研究院 知能情報システム工学部門 教授
(Professor, Department of Electrical Engineering and Computer Science, Tokyo University of Agriculture and Technology)
所属学会：応用物理学会 他
受賞：Int. Conf. SSDM Young Researcher Award (1995 年)、応用物理学会講演奨励賞 (1998 年, 2023 年, 2026 年)、第 21 回応用物理学会賞奨励賞 (1999 年)、電子情報通信学会論文発表奨励賞 (2010 年, 2012 年, 2021 年)、応用物理学会 Poster Award (2014 年)、東京農工大学学長表彰 (2016 年) 他
研究専門分野：量子計算機、量子アニーリングマシン、イジング計算機

あらまし

Feedback-Controlled Electromigration (FCE) 法は、金属細線への印加電圧を制御することで、原子の移動を 1 個単位で精密に制御できる手法である[1]。一方、緻密な原子の移動制御には複数の FCE 実験パラメータを適切に選択する必要があり、実験者による調整は属人的である。本研究では、FCE 実験における実験パラメータ最適化を組合せ最適化問題として定式化し、ゲート型量子計算機（127 量子ビット IBM_Nazca および IBM_Brussels）を用いて最適なスケジュールを探索・求解し、ゲート型量子計算機の実社会問題への適用可能性を検討した。

１．研究の目的

量子ビットなどの量子ナノデバイスの作製には、原子接合やナノギャップなどの基本構造を原子スケールで精密に形成・制御する技術が重要となる。このような原子スケールの加工技術の一つとして、FCE 法がある[1]。FCE 法は、金属細線に印加する電圧をフィードバック制御し、Electromigration の強度を調整することで、原子 1 個単位での移動を精密に制御できる。しかし、緻密な制御には、複数の実験パラメータを実験の進行状況に応じて適切に選択する必要がある。一方、最適な実験パラメータの組合せを決定するには多くの試行錯誤を要し、実験者の経験や知識に依存する。また、実験パラメータの種類や選択肢が増加すると、組合せ爆発により古典計算機による求解は容易ではない。

本研究では、FCE 実験から得られたデータベースを用いて、原子移動の制御性を高める実験パラメータの組合せおよびスケジュールの決定を組合せ最適化問題として定式化し、量子計算機を用いて実験パラメータの最適なスケジュールを探索する。これにより、実験者による調整を必要とせず、実験パラメータのスケジュールを自律的に決定することを目的とする。特に、実機を用いて実際の実験データベースに基づく求解を行い、ゲート型量子計算機の実社会問題への適用可能性を検討する。

２．研究の背景

現在のゲート型量子計算機は 100 論理量子ビットを超える規模に達しているが、誤り訂正機能を持たず、ゲート操作や測定の誤差などの制約がある。このような量子計算機は Noisy Intermediate-Scale Quantum (NISQ) デバイスと呼ばれる。NISQ デバイスを活用する手法の一つが、量子計算機と古典計算機を組み合わせた Variational Quantum Eigensolver (VQE) [2] である。VQE では、変分パラメータ付き量子回路によって量子状態を生成し、変分原理に従いエネルギー期待値が低下するように古典計算機で変分パラメータを更新することで、コスト関数（ハミルトニアン）の低エネルギー状態を探索する。

これまで本研究では FCE 実験パラメータ最適化に向けて、機械学習[3]やイジングマシン[4]を検討し、さらに量子アニーラを用いて実験パラメータ最適化と高速かつ高精度なスケジュールの獲得を示した[5]。これらを踏まえ、より汎用的な量子計算が可能なゲート型量子計算機を用いた FCE 法の実験パラメータ最適化を検討した。求解には、127 量子ビットを有する

量子計算機による最適化計算を用いた Au 原子接合作製実験での実験パラメータ探索と最適化

Optimizing Experimental Parameters in Fabricating Au Atomic Junctions Using Gate-Based Quantum Computers

Eagle プロセッサを搭載した IBM_Nazca と IBM_Brussels を用い、量子アニーラによる結果と比較した[6]。

３．研究の方法および結果

研究の流れを図 1 に示す。これまでの FCE 実験からデータベースを構築した［図 1 (a)］。FCE 法では、量子化コンダクタンスの値から金属細線の狭窄部に存在する原子数を推定することができる。そこで、データベースに蓄積された FCE 実験時の量子化コンダクタンス波形の特徴量から、原子が 1 個ずつ安定して移動する場合に高スコアとなるよう、原子移動の制御性を実験パラメータに対してスコア化した。［図 1 (b)］。

本研究では、実験パラメータとしてフィードバック電圧 V_{FB} に着目し、原子移動制御性の高い V_{FB} の組合せとスケジュールの探索を組合せ最適化問題として定式化した［図 1 (c)］。図 2 に、スケジュール周期 N=6、V_{FB} の階調数 Z=9 の例を示す。この場合、N×Z=54 変数を用いるため、54 論理量子ビットの問題となる。ここでの目的は、各順序で一つの V_{FB} を選択する制約を満たしながら、スコアの総和を最大化することである。作成したコスト関数（ハミルトニアン）の基底状態を VQE によって探索し、FCE 実験に適用する V_{FB} スケジュールを得る［図 1 (d)］。図 2 の状態変数の例では、V_{FB} を 60%→40%→90%→30%→50%→20%の順に選択することを示している。




図 1　ゲート型量子計算機を用いた FCE 実験パラメータ最適化システム[6]




図 2　N=6 における FCE 実験パラメータ選択の例

本研究では Qiskit から利用可能なシミュレータである Aer_Simulator と、127 量子ビットを有する IBM_Nazca および IBM_Brussels を用いた。問題規模は N=2～10、すなわち 18～90 論理量子ビットとした。量子アニーラとの比較には、我々の先行研究[5]で報告された D-Wave 2000Q、D-Wave Advantage および D-Wave Advantage2 の結果を用いた。

図 3 に、問題規模の増加に伴う各計算手法の残留エネルギーの変化を示す。問題規模の増大に伴って残留エネルギーは増加する傾向を示した。一方、NISQ 実




図 3　ゲート型量子計算機、量子アニーラおよび Simulated Annealing (SA) におけるスケジュール周期 N に対する残留エネルギー[6]

量子計算機による最適化計算を用いた Au 原子接合作製実験での実験パラメータ探索と最適化

Optimizing Experimental Parameters in Fabricating Au Atomic Junctions Using Gate-Based Quantum Computers

機である IBM_Nazca および IBM_Brussels は、量子アニーラと比較してより小さい残留エネルギーを示した。これは、問題の数理定式化表現に必要となる物理量子ビット数の影響が考えられる。量子アニーラでは、量子ビット間の接続制約に合わせて一つの論理量子ビットを複数の物理量子ビットへ割り当てる「マイナー埋め込み」が必要となる。例えば、N=10 の 90 論理量子ビット問題では、D-Wave Advantage2 で 295 物理量子ビット、D-Wave Advantage で 374 物理量子ビット、D-Wave 2000Q では 849 物理量子ビットが必要であった。これに対し、ゲート型量子計算機では、論理量子ビット数と物理量子ビット数は同一で、90 物理量子ビットで問題を表現できる。よって、量子アニーラでは、物理量子ビット数の増加に伴い量子ビットが受けるノイズが増大し、チェーン長の増加によりチェーンブレイクが発生しやすくなり[5]、演算エラーの原因になる。これらより、使用する物理量子ビット数が少ないことが、ゲート型量子計算機の高い求解精度の一因と考えられる。

ゲート型量子計算機に着目すると、使用した量子ビットの読み出しエラー率は、IBM_Brussels で 0.28～2.9%、IBM_Nazca で 0.57～4.9%であり、読み出しエラー率の低い IBM_Brussels の方が低い残留エネルギーを得た。さらに、IBM_Brussels は、N≦4、すなわち最大 36 量子ビットの範囲において、ノイズのないシミュレータ（MPS）に近い結果を示した。このことから、実機の性能向上に伴う読み出しエラーを含むノイズの低減により、NISQ デバイスにおいても、より高精度な演算が可能になると考えられる。

図 4 に、ゲート型量子計算機から得られた N=9 における V_{FB} スケジュールを示す。我々の先行研究では、SA により、最も低い残留エネルギーを示す解として V_{FB} が 20%と 60%を交互に繰り返すスケジュールが得られ[4, 5]、これを実際の FCE 実験に適用することで高い原子移動制御性が確認されている[4]。N=9 のとき、IBM_Brussels と IBM_Nazca の実機では SA と同一のスケジュールを得ることはできなかったが、20%と 60%の繰り返しパターンを含む V_{FB} スケジュールを獲得した。これらの結果から、NISQ デバイスはノイズにより残留エネルギーが増加する場合において




図 4　N=9 における SA、IBM_Brussels および IBM_Nazca から得られた V_{FB} スケジュール

も、FCE 実験に有用な実験パラメータの探索とスケジュールの獲得が可能であることが示された。

4．将来展望

今後は、より低いエラー率でより多くの量子ビットを有する Heron プロセッサや Nighthawk プロセッサを用い、プロセッサ世代や量子ビット接続構造の違いが FCE 実験パラメータ最適化の求解精度に与える影響を検討する。また、今回の定式化に対して Higher-Order Binary Optimization [7]を導入し、問題表現に必要な量子ビット数を削減することで、ノイズの影響を抑制し、より大規模な問題の効率的な求解を目指す。

おわりに

本研究では、FCE 実験パラメータ探索とスケジューリングを組合せ最適化問題として定式化し、ゲート型量子計算機で求解した。その結果、127 量子ビットの NISQ デバイス（IBM_Nazca、IBM_Brussels）は、量子アニーラと比較してより低い残留エネルギーを示した。また、NISQ デバイスは、FCE 法において原子の移動制御性の高い実験パラメータを含む V_{FB} スケジュールを獲得した。これより、実社会課題である実験パラメータ最適化問題へのゲート型量子計算機の適用可能性が示された。

参考文献

[1] D. R. Strachan, et al., ”Controlled fabrication of nanogaps in ambient environment for molecular electronics”, Appl. Phys. Lett. 86, 043109 (2005).

[2] J. R. McClean, et al., ”The theory of variational hybrid quantum-classical algorithms”, New J. Phys. 18, 023023 (2016).

[3] Y. Iwata, et al., "Machine Learning-Based Approach for Automatically Tuned Feedback-Controlled Electromigration", AIP Adv. 10, 065301 (2020).

[4] S. Sakai, et al., "Fabrication of Atomic Junctions with Experimental Parameters Optimized Using Ground-State Searches of Ising Spin Computing", Sci. Rep. 9, 16211 (2019).

[5] Y. Yoneda, et al., "Searching for Optimal Experimental Parameters with D-Wave Quantum Annealer for Fabrication of Au Atomic Junctions", Appl. Phys. Express 16, 057001 (2023).

[6] T. Kanezashi, et al., "Utility of NISQ Devices: Optimizing Experimental Parameters for The Fabrication of Au Atomic Junction Using Gate-Based Quantum Computers", Appl. Phys. Express 18, 047001 (2025).

[7] J. Wang, et al., "All-valid-state HOBO encoding for constrained combinatorial optimization on NISQ devices", EPJ Quantum Technol. 13, 95 (2026).

この研究は、令和４年度ＳＣＡＴ研究助成の対象として採用され、令和５～７年度に実施されたものです。